<div dir="ltr">Brian,<div><br></div><div>That is correct. You can also make the pull-down larger if you are driving the pin both directions. In that case the pull-down is more of a protection to ensure the FET does not turn on at start up or from picking up stray charge.</div><div><br></div><div>Shane</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Thu, Jun 18, 2015 at 5:12 PM, Grawburg <span dir="ltr"><<a href="mailto:grawburg@myglnc.com" target="_blank">grawburg@myglnc.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="LTR" style="font-family:Times New Roman,Times,Serif;font-size:16px">So, if I use a 220 ohm GPIO-Gate resistor and a 100k pull-down I should have about 3.3 V to the gate.<br><br><br>Brian<br><br><blockquote dir="LTR" style="border-left:2px solid blue;margin-left:1em;padding-left:1em;font-size:13px;font-family:tahoma,helvetica,sans-serif"><hr size="1"><br>Cc: "TriEmbed Discussion" <<a href="mailto:triembed@triembed.org" target="_blank">triembed@triembed.org</a>><br>Date: 06/18/15 04:25 PM<br>Subject: Re: Re[2]: [TriEmbed] Power FETs Vol 25, Issue 27<span class=""><br><br>

<div dir="ltr">Brian,<div><br></div>
<div>I think we may have figured out why your 33k gate resistor did not work. You want a very weak (high resistance) pull-down on the gate to ensure the FET turns off when you remove the drive signal (and at power up). A 10k pull-down would turn the FET off quickly but would require a much stronger signal to turn the FET on. Without any pull-down resistor, enough charge could accumulate on the gate to randomly turn on the FET or it could take a long time, from seconds to minutes, for the FET to turn off once you remove the drive signal. </div>
<div><br></div>
<div>As, someone mentioned earlier on this thread, the pull-down resistor and the I/O pin resistor form a voltage divider. So if you have a 10k pull-down and a 33k I/O resistor between the pin and the gate, then the max voltage on gate is 10k/(10k +33k) * Vout.  So for a 3.3V logic output your gate voltage would have been around 0.77V so the FET would not have been close to turning on.  With a 3.3k I/O resistor the voltage would have been around 2.5V, which is still not enough to cause the FET to conduct very well. </div></div><br></span></blockquote></div>



</blockquote></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature"><div dir="ltr"><span style="color:rgb(0,0,0);font-family:HelveticaNeue-Light,'Helvetica Neue Light','Helvetica Neue',Helvetica,Arial,'Lucida Grande',sans-serif;font-size:16px">A blog about some of my projects.  <a href="http://fettricks.blogspot.com/" target="_blank">http://fettricks.blogspot.com/</a></span><br></div></div>
</div>